HierarchyFilesModulesSignalsTasksFunctionsHelp
ACDEIMNORSW

Signals index

A
 ack : pio : input
 ack : transmitters_data : output reg
C
 channel : pio : wire
 channel_select : transmitters_data : input
 clock : pio : input (used in @posedge) (used in @negedge)
 clock : transmitters_data : input (used in @posedge)
 counter : transmitters_data : reg
 c_boe : pio : wire
 c_data : pio : wire
 c_eoe : pio : wire
D
 data : transmitters_data : reg
 data1 : transmitters_data : output wire
 data2 : transmitters_data : output wire
 ddone_out : pio : output wire
 dstate : transmitters_data : output reg
 dstrobe_in : pio : input
E
 enable : pio : wire
 enable : transmitters_data : wire
 end_condition : transmitters_data : wire
I
 inprogress : pio : output reg
M
 mbad : pio : input
 mbad_accept : pio : input
 mbdata_in : pio : input
 mbdata_out : pio : output reg
 mbreset : pio : input
 mbus_data : transmitters_data : input
N
 ndstate : transmitters_data : reg
 nextstate : pio : reg
O
 output_channel : pio : output reg
R
 rd1 : pio : reg
 rd2 : pio : reg
 rd3 : pio : reg
 rdstrobe_in : pio : reg
 resetn : pio : input (used in @negedge)
 resetn : transmitters_data : input (used in @negedge)
 rm1 : pio : reg
 rm2 : pio : reg
 rm3 : pio : reg
 rmbad_accept : pio : reg
S
 scd : transmitters_data : reg
 scd1 : transmitters_data : output wire
 scd2 : transmitters_data : output wire
 send_boe : pio : output reg
 send_boe : transmitters_data : input
 send_data : pio : output reg
 send_data : transmitters_data : input
 send_eoe : pio : output reg
 send_eoe : transmitters_data : input
 state : pio : output reg
 strobe : transmitters_data : input
W
 wclk : transmitters_data : output reg
 wen : transmitters_data : reg
 wen1 : transmitters_data : output wire
 wen2 : transmitters_data : output wire
ACDEIMNORSW
HierarchyFilesModulesSignalsTasksFunctionsHelp
This page: Created:Sun Feb 4 08:56:54 2001
Verilog converted to html by v2html 6.0 (written by Costas Calamvokis).Help